

KIẾN TRÚC PHẦN CỨNG — PHẦN MỀM ZYNQ ULTRASCALE+ MPSoC

Thực Tập

TS. Lê Minh Tuấn


ThS.Vương Viết Thao

Phan Quang Hưng - B22DCDT149

Vũ Tiến Quốc - B22DCDT253

1. Nền tảng PicoSoC đã được triển khai trên DE10-Lite

- Clock hệ thống 50 MHz và reset từ phím KEY[0].
- CPU PicoRV32 thực thi firmware C từ BRAM nội chip.
- Các ngoại vi đầu tiên đã tích hợp: GPIO LED và UART 115200 baud.
- Hai demo trọng tâm: LED thay đổi theo firmware và UART echo hai chiều với PC.



2. Kiến trúc SoC tách CPU, bộ nhớ và ngoại vi thành các IP độc lập

IP/khối	File chính	Vai trò	Trạng thái
PicoRV32	picorv32.v	CPU RISC-V thực thi firmware	Đã tích hợp
PicoSoc wrapper	picosoc.v	Kết nối CPU, RAM và peripheral	Đã tích hợp
BRAM 8KB	picosoc_mem	Lưu firmware trong FPGA	Đã tích hợp
Simple UART	simpleuart.v	UART TX/RX memory-mapped	Đã tích hợp
GPIO	top.v	Điều khiển LED, đọc Switch	Đã tích hợp

IP core là khối logic có nhiệm vụ rõ ràng và có thể tái sử dụng. Ở thiết kế này, CPU là IP xử lý trung tâm; UART, BRAM và GPIO là các IP ngoại vi.

3. Firmware boot trực tiếp từ BRAM nội chip sau khi nhả reset

- Program counter reset tại địa chỉ 0x0000_0000; vector IRQ đặt tại 0x0000_0010.
- Stack Pointer được khởi tạo tại 8192 byte, tức cuối vùng BRAM.
- BRAM có 2048 word x 32 bit = 8192 byte = 8 KB.
- Firmware được biên dịch theo chuỗi: main.c -> firmware.elf -> firmware.bin -> firmware.hex -> BRAM.

```
li sp, 8192  
call main
```

Ý nghĩa: CPU có thể chạy firmware C ngay trong FPGA, không cần CPU ngoài hay bộ nhớ chương trình ngoài ở giai đoạn demo.

4.Thanh ghi memory-mapped biến phần cứng thành địa chỉ mà firmware C có thể đọc và ghi

Địa chỉ	Thanh ghi / vùng	Truy cập	Ý nghĩa
0x0000_0000 - 0x0000_1FFF	BRAM	R/W	Firmware và dữ liệu nội bộ
0x0200_0004	UART_DIV	R/W	Cấu hình bộ chia baud UART
0x0200_0008	UART_DATA	R/W	Gửi hoặc nhận một byte UART
0x0300_0000	GPIO	W / R	Ghi LED[7:0] hoặc đọc SW[7:0]

```
#define LED_REG (*(volatile uint32_t *)0x03000000)
#define UART_DATA (*(volatile int32_t *)0x02000008)
LED_REG = 0x55;
UART_DATA = 'A';
```


5.Demo LED xác nhận chuỗi thực thi hoàn chỉnh từ firmware đến chân FPGA

- Firmware lần lượt ghi các mẫu 0x55, 0xAA và 0x00 vào thanh ghi LED.
- 0x55 = 0101 0101; 0xAA = 1010 1010: hai mẫu đảo pha, dễ quan sát trên 8 LED.
- Kết quả mong đợi: LED nháy kiểu xen kẽ rồi tắt.
- Đường kiểm chứng: firmware C -> bus 0x0300_0000 -> leds_reg -> LEDR[7:0].

```
LED_REG = 0x55;  
delay_ms(300);  
LED_REG = 0xAA;  
delay_ms(300);  
LED_REG = 0x00;
```

Ý nghĩa: Demo LED không chỉ kiểm tra LED; nó đồng thời kiểm tra boot, CPU, firmware, bus địa chỉ và thanh ghi GPIO.

6. UART được hiện thực theo chuẩn 8N1 và truy cập qua hai thanh ghi

- UART_DIV tại 0x0200_0004 lưu bộ chia clock; UART_DATA tại 0x0200_0008 dùng chung cho truyền và nhận.
- Khung truyền 8N1 gồm 1 Start bit, 8 bit dữ liệu LSB-first và 1 Stop bit; không parity.
- TX dùng thanh ghi dịch 10 bit; khi UART đang bận, thao tác ghi dữ liệu bị stall để tránh ghi đè byte đang phát.
- RX phát hiện Start bit, đợi nửa chu kỳ để lấy mẫu giữa bit, rồi lấy 8 bit dữ liệu.

Frame 8N1: Start | D0 D1 D2 D3 D4 D5 D6 D7 | Stop
0 | 8 data bits | 1

7. Bộ chia UART

Với clock hệ thống 50 MHz và baud mục tiêu 115200:

$$\begin{aligned} \text{DIV} &= \text{floor}(\text{F_CLK} / \text{Baud}) \\ &= \text{floor}(50,000,000 / 115,200) \\ &= 434 \end{aligned}$$

RTL đổi bit khi counter > DIV, vì vậy mỗi bit có 434 chu kỳ clock:

$$\begin{aligned} T_{\text{bit}} &= 434 / 50,000,000 = 8.70 \text{ us} \\ \text{Baudrate thực} &= 50,000,000 / 434 = 114,942.5 \text{ baud} \\ \text{Sai số} &= (114,942.5 - 115,200) / 115,200 \times 100\% = -0.223\% \end{aligned}$$

- Sai số nhỏ, phù hợp cho UART 115200 của FPGA.
- Thời gian truyền một frame 8N1 xấp xỉ $10 \times 8.70 \text{ us} = 87 \text{ us/byte}$.

8.Tài nguyên sử dụng

Quartus Prime Version	18.1.0 Build 625 09/12/2018 SJ Lite Edition
Revision Name	picosoc
Top-level Entity Name	top
Family	MAX 10
Device	10M50DAF484C7G
Timing Models	Final
Total logic elements	4,027 / 49,760 (8 %)
Total registers	1465
Total pins	25 / 360 (7 %)
Total virtual pins	0
Total memory bits	67,584 / 1,677,312 (4 %)
Embedded Multiplier 9-bit elements	0 / 288 (0 %)
Total PLLs	0 / 4 (0 %)
UFM blocks	0 / 1 (0 %)
ADC blocks	0 / 2 (0 %)

9.Kết quả

